fbpx

GOWIN社:FPGAメーカー

 
GOWIN社 : FPGA置き換えメーカー

2014年に設立され、主要なR&Dを中国本社に置くGowinセミコンダクターは、プログラマブル・ソリューションで世界的に顧客のイノベーションを加速するビジョンを持っています。
プログラマブル・ロジック・デバイスで製品の最適化と利便性を実現することに焦点を当てており、技術と品質にこだわりを持つ当社のFPGAを量産ボードに使用することで、お客様はトータルコストを削減できます。
当社の製品には、プログラマブル・ロジック・デバイス、デザインソフトウェア、IPコア、リファレンスデザイン、開発キットなどの幅広いポートフォリオが含まれています。

主な商品

Arora V SRAM Based FPGAs GW5A
GW5AT
LittleBee:FlashベースのFPGA GW1N(Traditional FPGA)
GW1NR(Integrated RAM)
GW1NS(ARM Cortex-M3)
GW1NSE(R)(Security)
GW1NRF(Bluetooth LE)
GW1NZ(Ultra Low Power)
GW1N-A(Automotive)
GW1NRSR(ARM+RAM)
Arora:SRAMベースのFPGA GW2A(Traditional FPGA)
GW2AN(Integrated Flash)
GW2AR(Integrated RAM)
GW2ANR(Flash+RAM)
GW2A-A(Automotive)


最適なFPGAの置き換えは、当社にご相談ください!

お電話でのお問合せは 06-6791-6600 まで


Intel,Xilinx(AMD),Lattice製FPGAsとの置換え対応製品リスト

Xilinx (AMD) 製品 GOWIN(互換品)
シリーズ 品番 シリーズ 品番
Spartan 6 XC6LX4-2CPG196 GW2A-18 GW2A-LV18MG196
XC6LX9-2CPG196
XC6LX16-2CPG196
XC6LX9-2FTG256 GW2A-LV18PG256S
XC6LX16-2FTG256
XC6LX25-2FTG256
XC6SLX9-CSG324 GW2A-LV18UG324
XC6SLX16-CSG324
XC6SLX25-CSG324
XC6SLX25-CSG324 GW2A-55 GW2A-LV55UG324
XC6SLX45-CSG324
Intel/Altera 製品 GOWIN(互換品)
シリーズ 品番 シリーズ 品番
MAX II/V EPM570F256C5N GW1N-4 GW1N-LV4MG132X
EPM1270F256C5N GW1N-UV4PG256M
EPM2210F256C5N
MAX 10 10M08-DC-V81I7/C8 GW1N-9 GW1N-LV9C81M
10M02-SC-U169 GW1N-UV9UG169
10M04-SC-U169
Cyclone IV EP4CE10-F17C8 GW2A-18 GW2A-LV18PG256S
EP4CE15-F17C8
EP4CE22-F17C8
Lattice 製品 GOWIN(互換品)
シリーズ 品番 シリーズ 品番
MachXO2 LCMXO2-400ZE-5BG332 GW2AN-18X GW2AN-EV18X-UG332
LCMXO2-700ZE-5BG332
LCMXO2-400HE-5BG332
LCMXO2-700HE-5BG332
LCMXO2-400HC-5BG332 GW2AN-UV18X-UG332
LCMXO2-700HC-5BG332
MachXO3 LCMXO3LF-6900E-BG324 GW2AN-EV18X-UG324
LCMXO3LF-9400E-BG324
LCMXO3LF-6900C-BG324 GW2AN-UV18X-UG324
LCMXO3LF-9400C-BG324
LCMXO3LF-6900E-BG324 GW2AN-EV18X-UG400
LCMXO3LF-9400E-BG324
LCMXO3LF-6900C-BG324 GW2AN-UV18X-UG400
LCMXO3LF-9400C-BG324
LCMXO3LF-6900E-BG324 GW2AN-EV18X-UG484
LCMXO3LF-9400E-BG324
LCMXO3LF-6900C-BG324 GW2AN-UV18X-UG484
LCMXO3LF-9400C-BG324
LCMXO3LF-6900C-5BG256 GW1N-9 GW1N-UV9UG256
LCMXO3LF-9400C-5BG256
LCMXO3LF-6900E-5BG256 GW1N-LV9UG256
MachXO2 LCMXO2-256ZE-5TG100 GW1N-2 GW1N-LV2LQ100X
LCMXO2-640ZE-5TG100
LCMXO2-1200ZE-5TG100
LCMXO2-2000ZE-5TG100
LCMXO2-2000HE-5TG100
LCMXO2-256HC-5TG100 GW1N-UV2LQ100X
LCMXO2-640HC-5TG100
LCMXO2-640UHC-5TG100
LCMXO2-1200HC-5TG100
LCMXO2-2000HC-5TG100
LCMXO2-1200ZE-5TG144 W1N-LV2LQ144X
LCMXO2-2000ZE-5TG144
LCMXO2-4000ZE-5TG144
LCMXO2-7000ZE-5TG144
LCMXO2-2000HE-5TG144
LCMXO2-4000HE-5TG144
LCMXO2-7000HE-5TG144
LCMXO2-640UHC-5TG144 GW1N-UV2LQ144X
LCMXO2-1200HC-5TG144
LCMXO2-2000HC-5TG144
LCMXO2-4000HC-5TG144
LCMXO2-7000HC-5TG144
LCMXO2-256ZE-5MG132 LCMXO2-4000HE-5MG132
LCMXO2-640ZE-5MG132
LCMXO2-1200ZE-5MG132
LCMXO2-2000ZE-5MG132
LCMXO2-4000ZE-5MG132
LCMXO2-2000HE-5MG132
LCMXO2-4000HE-5MG132
LCMXO2-256HC-5MG132 GW1N-UV2MG132X
LCMXO2-640HC-5MG132
LCMXO2-640UHC-5MG132
LCMXO2-1200HC-5MG132
LCMXO2-2000HC-5MG132
LCMXO2-4000HC-5MG132
LCMXO2-7000HC-5BG332 GW1N-9 GW1N-UV9UG332
LCMXO2-7000HE-5BG332 GW1N-LV9UG332
LCMXO2-1200UZE-5BG256 GW2AN-18X
&
GW2AN-9X
GW2AN-LV18X-PG256
LCMXO2-2000ZE-5BG256
LCMXO2-4000ZE-5BG256
LCMXO2-7000ZE-5BG256
LCMXO2-1200UHE-5BG256
LCMXO2-2000HE-5BG256
LCMXO2-4000HE-5BG256
LCMXO2-7000HE-5BG256
LCMXO2-1200UHC-5BG256 GW2AN-UV18X-PG256
LCMXO2-2000HC-5BG256
LCMXO2-4000HC-5BG256
LCMXO2-7000HC-5BG256
LCMXO2-2000ZE-5BG256 GW2AN-EV18X-UG256
LCMXO2-4000ZE-5BG256
LCMXO2-7000ZE-5BG256
LCMXO2-2000HE-5BG256
LCMXO2-4000HE-5BG256
LCMXO2-7000HE-5BG256
LCMXO2-2000HC-5BG256 GW2AN-UV18X-UG256
LCMXO2-4000HC-5BG256
LCMXO2-7000HC-5BG256
LCMXO2-2000UZE-5BG484 GW2AN-EV18X-PG484
LCMXO2-4000ZE-5BG484
LCMXO2-7000ZE-5BG484
LCMXO2-2000UHE-5BG484
LCMXO2-2000UHE-5BG484
LCMXO2-7000UHE-5BG484
LCMXO2-2000UHC-5BG484 GW2AN-UV18X-PG484

Arora V SRAM Based FPGAs

GOWINの Arora V FPGA シリーズは、SRAM ベースの FPGA デバイスに強化されたロジック リソース、インターフェイス、およびパフォーマンスを提供します。 Arora V FPGA には、DDR3 メモリ インターフェイス、複数のプロトコルをサポートする 12.5Gbps CDR ベースの SERDES、および柔軟なパッケージ オプションが含まれており、最高のワットあたりのパフォーマンスを提供することにより、高いインターフェイスとコンピューティング スループットを必要とする通信、サーバー、イメージング、および自動車アプリケーションに最適です。
Arora V は GOWIN EDA によってサポートされており、複数の RTL ベースのプログラミング言語、合成、配置とルーティング、ビットストリームの生成とダウンロード、電力解析、およびデバイス内ロジック アナライザーをサポートする、効率的で使いやすい FPGA ハードウェア開発環境を提供します。

特徴

FGPAファブリックアーキテクチャ

  • 最大138K LUT(GW5A(T)-138)
  • 最大 23K LUT (GW5A-25)
  • 複数のモードを備えたブロック SRAM
    • シングルポート、セミデュアルポート、トゥルーデュアルポート、ECC機能付きセミデュアルポート
    • バイト書き込み許可
    • ECC エラーの検出と訂正
  • 高性能DSP
    • 乗算器は 12×12、27×36、27×18 ビット モードをサポート
    • 48 ビット アキュムレータを含む
    • DSP カスケードをサポート
    • 組み込みパイプラインおよびバイパス レジスタ
    • フィルタ機能の事前追加操作
    • 内部フィードバックループとバレルシフター
  • 高度なクロッキング
    • 最大 32 個のグローバル クロック
    • 最大 6/12 の高性能 PLL
    • 最大 16/24 の高速エッジ クロック

柔軟なGPIO

  • 調整可能なドライブ強度
    • 4mA、8mA、12mA、16mA、24mA駆動
  • バスキーパー、プルアップ/ダウン、オープンドレン
  • ホットソケットと入力ヒステリシス
  • 出力信号のスルーレートオプション

ADC

  • 60dB SNR および 1kHz 信号帯域幅
  • 柔軟な X チャネル オーバーサンプリング ADC
  • 外部電圧源は不要

構成とプログラミング

  • JTAG、SSPI、MSPI、CPU、シリアル
    • バックグラウンドプログラミング
    • SPI フラッシュのプログラミングとブート
    • マルチブート
  • ビットストリーム暗号化とセキュリティ
  • SEU エラーの検出と訂正
  • OTP をサポートし、各デバイスには一意の 64 ビット DNA 識別子があります

GW5A
GW5A Series Table

Device GW5A-25 GW5AT-60 GW5A-138 GW5AT-138
LUT4 23040 57600 138240 138240
REG 23040 57600 138240 138240
Shadow SRAM SSRAM (kb) 180 450 1080 1080
Block SRAM BSRAM (kb) 1008 2322 6120 6120
Number of BSRAM 56 129 340 340
DSP 28 120 298 298
PLLs 6 10 12 12
Global Clock 32 32 32 32
HCLK 16 20 24 24
Transceivers 0 4 0 8
Transceivers Rate N/A 270Mbps-

12.5Gbps

N/A 270Mbps-

12.5Gbps

PCle 2.1 0 1, x1, x2, x4 0 1, x1, x2, x4, x8
LVDS Gbps 1.25 1.25 1.25 1.25
DDR3 Mbps 1066 1333 1333 1333
MIPI DPHY Hardcore 2.5G

4 Data Lanes

1 Clock Lane

2.5G

8 Data Lanes

2 Clock Lanes

2.5G

8 Data Lanes

2 Clock Lanes

2.5G

8 Data Lanes

2 Clock Lanes

ADC 1 1 2 2
Number of GPIO Banks 9 5 6 6
Max I/O 236 250 376 376
Core Voltage 0.9V/1.0V 0.9V/1.0V 0.9V/1.0V 0.9V/1.0V

Package Options and Availible User I/O (LVDS Pairs):

Package Pitch (mm) Size(mm) E-pad size (mm) GW5AT-138
FPG676A 1.0 27 x 27 312(150)
  • パッケージが異なる場合、サポートされる PLL の数も異なります。最大 12 個の PLL をサポートできます。
  • GW5A-25 のバンクの 1 つは、4 つの IO を持つ JTAG バンクです。
  • MIPI Hard DPHY の場合、138K は Rx のみをサポートし、25K と 60K は Tx と Rx の両方をサポートします。
GW5AT

GW5AT Series Table

Device GW5A-25 GW5AT-60 GW5A-138 GW5AT-138
LUT4 23040 57600 138240 138240
REG 23040 57600 138240 138240
Shadow SRAM SSRAM (kb) 180 450 1080 1080
Block SRAM BSRAM (kb) 1008 2322 6120 6120
Number of BSRAM 56 129 340 340
DSP 28 120 298 298
PLLs 6 10 12 12
Global Clock 32 32 32 32
HCLK 16 20 24 24
Transceivers 0 4 0 8
Transceivers Rate N/A 270Mbps-

12.5Gbps

N/A 270Mbps-

12.5Gbps

PCle 2.1 0 1, x1, x2, x4 0 1, x1, x2, x4, x8
LVDS Gbps 1.25 1.25 1.25 1.25
DDR3 Mbps 1066 1333 1333 1333
MIPI DPHY Hardcore 2.5G

4 Data Lanes

1 Clock Lane

2.5G

8 Data Lanes

2 Clock Lanes

2.5G

8 Data Lanes

2 Clock Lanes

2.5G

8 Data Lanes

2 Clock Lanes

ADC 1 1 2 2
Number of GPIO Banks 9 5 6 6
Max I/O 236 250 376 376
Core Voltage 0.9V/1.0V 0.9V/1.0V 0.9V/1.0V 0.9V/1.0V

Package Options and Availible User I/O (LVDS Pairs):

Package Pitch (mm) Size(mm) E-pad size (mm) GW5AT-138
FPG676A 1.0 27 x 27 312(150)
  • パッケージが異なる場合、サポートされる PLL の数も異なります。最大 12 個の PLL をサポートできます。
  • GW5A-25 のバンクの 1 つは、4 つの IO を持つ JTAG バンクです。
  • MIPI Hard DPHY の場合、138K は Rx のみをサポートし、25K と 60K は Tx と Rx の両方をサポートします。

LittleBee:FlashベースのFPGA

GOWINのLittleBee®製品ファミリーは、豊富なロジックリソース、複数のIO規格、組み込みRAM、DSP、PLL、組み込みセキュリティ、および追加のユーザーFlashを備えたFlashベースの不揮発性FPGAを提供します。インスタントオン、高IOカウント、高スループット、低レイテンシのプログラマブル コンピューティングが必要な低消費電力、低コスト、およびフットプリントの小さいアプリケーション向けに最適化されています。
LittleBee®ファミリーFPGAは、MIPI CSI-2、MIPI DSI、USB 2.0、イーサネット、HDMI、MIPI I3CなどのI/O集中型ソース同期インターフェースおよびブリッジング アプリケーションで業界をリードしています。
また、インスタントオン ブートと組み込みのセキュリティ機能を提供するハードウェア管理アプリケーションにも最適です。
LittleBee® ファミリーには、拡張メモリ、強化されたARM Cortex-Mプロセッサ コア、セキュリティ、Bluetooth LEなど、従来のFPGA製品と比較して機能と使用法を拡張する複数の革新的なサブ機能付き製品ラインがあります。
GOWINセミコンダクターは、プログラミング ツール、組み込みロジック アナライザー、電力アナライザーに加えて、合成、マッピング、配置配線、ビットストリーム生成など、LittleBee®製品ファミリーをサポートする高度に最適化された使いやすいFPGA開発ソフトウェアも提供します。

特徴
  • スモールフォームファクター
    • 2.3×2.4mm2と小さい
  • 埋め込みフラッシュ
    • ビットストリーム
    • ユーザー
  • 豊富なパイプライン コンピューティング リソース
    • より高い DSP 比率
    • より高い RAM 比率
  • 柔軟なプログラミング インターフェイス
    • JTAG、MSPI、SSPI、I2C、CPU
    • マルチブート
  • シリアル化されたインターフェイスのサポート
    • MIPI CSI-2、MIPI DSI、LVDS、HDMI
    • USB 2.0、PCI、イーサネット
    • DDR3、HyperRAM、PSRAM
  • 組み込みセキュリティ
    • ビットストリーム暗号化
    • デバイスのロック
  • 拡張機能
    • 統合 PSRAM
    • 強化された ARM Cortex-M3 および Synopsys ARC MCU コア
    • Bluetooth 低エネルギートランシーバー
    • PUF ベースの非同期アプリケーション セキュリティ
    • AEC-100Q 車載認定済み

GW1N(Traditional FPGA)

GW1N Series Table

Device GW1N-1S GW1N-1 GW1N-1P5 GW1N-2 GW1N-4 GW1N-9
LUT4 1,152 1,152 1,584 2,304 4,608 8,640
Flip-Flop (FF) 864 864 1,584 2016 3,456 6,480
Shadow SRAM Capacity(bits) 0 0 12,672 18,432 0 17,280
Block SRAM Capacity(bits) 72K 72K 72K 72K 180K 468K
Number of BSRAM 4 4 4 4 10 26
User Flash (bits) 96K 96K 96K 96K 256K 608K
18 x18 multiplier 0 0 0 0 16 20
PLLs 1 1 1 1 2 2
Total Number of I/O Banks 3 4 6 6 4 4
Max. I/O 44 120 125 125 218 276
Core Voltage (LV) 1.2V 1.2V 1.2V 1.2V 1.2V 1.2V
Core Voltage(UV) 1.8V-3.3V 1.8V-3.3V 1.8V-3.3V 1.8V-3.3V 1.8V-3.3V

Package Options, Availible User I/O, (and LVDS Pairs):

Package Pitch (mm) Size (mm) GW1N-1S GW1N-1 GW1N-1P5 GW1N-2 GW1N-4 GW1N-9 Identifier
CS30 0.4 2.3 x 2.4 23  
QN32 0.5 5 x 5 26 24(3)  
QN32X 0.5 5 x 5 21(1)  X
FN32 0.4 4 x 4 25  
CS42 0.4 2.4 x 2.9   24  (7)  
CS42H 0.4 2.4 x 2.9 36(3)  H
QN48 0.4 6 x 6 41   40(12) 40(9) 40(12)  
QN48H 0.4 6 x 6   30(8) H
QN48F 0.4 6 x 6   39(11) F
QN48X 0.5 7 x 7 39(10) X
CM64 0.5 4.1 x 4.1     55(16)  
CS72 0.4 3.6 x 3.3       57(19)  
CS81M 0.4 4.1 x 4.1     55(15) M
QN88 0.4 10 x 10 70(11) 70(19)  
QN88 0.4 10 x 10 58(17)    
LQ100 0.5 14 x 14 79 80(16) 80(15) 79(13) 79(20)  
LQ100X 0.5 14 x 14 80(16) 80(15) X
LQ144 0.5 20 x 20 116 113(28) 119(22) 120(28)  
LQ144X 0.5 20 x 20 113(28) X
EQ144 0.5 20 x 20 120(28)  
MG49 0.5 3.8 x 3.8 42(11)  
MG100 0.5 5 x 5  – 87(25)  
MG100T 0.5 5 x 5 87(17) T
MG121 0.5 6 x 6 100(28)  
MG121X 0.5 6 x 6 100(28) X
MG132 0.5 8 x 8 104(29)  
MG132H 0.5 8 x 8 94(29) H
MG132X 0.5 8 x 8 104(29) 105(23) X
MG160 0.5 8 x 8 131 (25) 131(38)  
UG169 0.8 11 x 11  

 

 

 129 (27) 129(38)  
UG169 0.8 11 x 11 130 (27) M
LQ176 0.4 20 x 20 147(37)  
EQ176 0.4 20 x 20 147(37)  
MG196 0.5 8 x 8   113(35)  
PG256 1.0 17 x 17  

207(32) 207(36)  
PG256M 1.0 17 x 17 207(32) M
UG256 0.8 14 x 14 207(36)  
UG332 0.8 17 x 17  

273(43)  

注記:

  • JTAGSEL_NとJTAGピンは、相互に排他的なピンで、JTAGSEL_NピンとJTAG機能の4ピン(TCK、TDI、TDO、TMS)を同時にI/Oとして使用することはできません。この表のデータは、JTAG機能の4ピンをI/Oとして使用した場合のものです。ただし、mode[2:0]=001の場合、JTAGSEL_NピンとJTAGの4ピン(TCK、TMS、TDI、TDO)を同時にGPIOとして設定できます。この場合、最大ユーザーI/O数が1増加します。詳細については、『GW1NシリーズFPGA製品パッケージ及びピンアウト ユーザーガイド(UG103)』を参照してください。
  • GW1N-1 CS30はSSPIモードのみをサポートします。
  • GW1N-2デバイスの場合、MODE[2]の値が1に固定されている場合、その読み込み周波数は2.5MHzのみになります。
  • GW1N-4/GW1N-9 UVバージョンのデバイスでは、VccとVccxがパッケージのピンを共有している場合、GW1N-4/GW1N-9のVccx範囲 (2.5V~3.3V)によってVcc範囲が2.5 V~ 3.3Vに制限されます。この場合、Vccは1.8Vをサポートしていません。
    Package Identifier Definition Table

Feature identifier table denotes additional device capabilities outside of the traditional FPGA options

H 10Gbps MIPI D-PHY Hard Core (2.5Gbps/lane x4 data lanes+ Clock lane)
F MSPI Programming
T MG100T is pin compatible with the GW1NR-MG100PT

GW1NR(Integrated RAM)

GW1NR Series Table

Device GW1NR-1 GW1NR-2 GW1NR-4 GW1NR-9
LUT4 1,152 2304 4,608 8,640
Flip-Flop (FF) 864 2304 3,456 6,480
ShadowSRAM SSRAM(bits) 0 0 0 17,280
Block SRAM BSRAM(bits) 72K 72K 180K 468K
Number of BSRAM 4 4 10 26
User Flash (bits) 96K 96K 256K 608K
SDR SDRAM(bits) 64M 64M
Embedded PSRAM(bits) 32-64M 32-64M 64-128M
NOR FLASH (bits) 4M 4M
18 x 18 Multiplier 0 0 16 20
PLLs 1 1 2 2
I/O Bank Number 4 7 4 4
Max. User I/O 120 126 218 276
Core Voltage (LV) 1.2V 1.2V 1.2V 1.2V
Core Voltage (UV) 1.8V/2.5V/3.3V 2.5V/3.3V

Package Options, Availible User I/O, (and LVDS Pairs):

Package Pitch(mm) Size(mm) GW1NR-1 GW1NR-2 GW1NR-4 GW1NR-9 Identifier
QN88 0.4 10 x 10 70(11) 70(19)  
QN88P 0.4 10 x 10  70(11) 70(17) P
MG49P 0.5 3.8 x 3.8 30(8) P
MG49PG 0.5 3.8 x 3.8 30(8) PG
MG49G 0.5 3.8 x 3.8 30(8) G
MG81P 0.5 4.5 x 4.5 68(10) P
MG100P 0.5 5 x 5  87(16) P
MG100PF 0.5 5 x 5 87(16) PF
MG100PA 0.5 5 x 5 87(17) PA
MG100PT 0.5 5 x 5 87(17) PT
MG100PS 0.5 5 x 5 87(17) PS
LQ144P 0.5 20 x 20  120(20) P
EQ144G 0.5 20 x 20  112 G
EQ100G 0.5 14 x 14 75 G
FN32G 0.4 4 x 4 26 G
QN32X 0.5 5 x 5 26 X
QN48X 0.5 7 x 7 41 X

Package and Memory Information

Package Device Memory Capacity GW1NR-9 Identifier
QN88 GW1NR-4 SDR SDRAM 64M 16 bits  
GW1NR-9 SDR SDRAM 64M 16 bits  
QN88P GW1NR-4 PSRAM 32M 8 bits P
GW1NR-9 PSRAM 64M 16 bits P
MG81P GW1NR-4 PSRAM 64M 16 bits P
MG100P GW1NR-9 PSRAM 128M 32 bits P
MG100PF GW1NR-9 PSRAM 128M 32 bits PF
MG100PA GW1NR-9 PSRAM 128M 32 bits PA
MG100PT GW1NR-9 PSRAM 64M 16 bits PT
MG100PS GW1NR-9 PSRAM 64M 16 bits PS
LQ144P GW1NR-9 PSRAM 64M 16 bits P
FN32G

EQ100G

EQ144G

QN32G

QN48G

GW1NR-1 NOR FLASH 4M 1 bit G
MG49P GW1NR-2 PSRAM 64M 16 bits P
MG49G GW1NR-2 NOR FLASH 4M 1 bit G
MG49PG GW1NR-2 PSRAM 32M (PSRAM) 8 bits PG
NOR FLASH 4M (NOR FLASH) 1 bit PG

Package Identifier Definition Table

Feature identifier table denotes additional device capabilities outside of the traditional FPGA options

P PSRAM
PG PSRAM, Alternative Pinout
G Alternative Pinout
PF PSRAM, MSPI Programming
PA AP memory PSRAM
PT Two PSRAM, compatible with GW1NR-LV9MG100P
PS Second PSRAM, compatible with GW1NR-LV9MG100PF

The GW1NR embedded pSRAM memory products allow for more efficiency with on onboard memory and high-speed data rates.  It has been optimized with Low Power, Small Size, and Thinnest Package in mind.

Features:

  • Embedded 64 Mb pSRAM
  • Supports 16-bit wide data, up to 166MHz clock rate/332Mbps data speeds
  • Small package sizes
  • Low power consumption
  • Dual Boot FPGA
  • Remote upgradeable bitstream
GW1NS(ARM Cortex-M3)

GW1NS Series Table

Parameter GW1NS-4 GW1NS-4C
LUT4 4,608 4,608
FF 3,456 3,456
B-SRAM bits 180K 180K
B-SRAM quantity 10 10
18 x 18 Multiplier 16 16
S-SRAM bits
User Flash bits 256K 256K
PLLs 2 2
OSC 1,+/-5% accuracy  1,+/-5% accuracy 
Hard Core Processor Cortex-M3
I/O Banks 4 4
Max. User I/O 106 106
Core Voltage 1.2V 1.2V

Package Options, Availible User I/O, (and LVDS Pairs):

Package Pitch(mm) Size(mm) GW1NS-4 GW1NS-4C
CS49 0.4 2.9 x 2.9 42(8) 42(8)
MG64 0.5 4.2 x 4.2 57(8) 57(8)
QN48 0.4 6 x 6 38(4) 38(4)

The GW1NS FPGA SoC device inherits the innovation of LittleBee™ family with embedded ARM Cortex-M3 hardcore processor, user flash, SRAM read/write controller providing customers all-in-one embedded solution with programable logic features in one chip. With Gowin integrated development environment, engineers can develop their hardware and software in a single platform, which is another innovation of FPGA design platform and reduces engineering design cycle.


Embedded 32-bit RISC Microprocessor

  • Arm Cortex-M3 (80 MHz)
  • 32KB User Flash

Flash Configuration

  • Supports 2 image files
  • Supports Dual Boot
  • Online Upgradeable
  • Remote Upgrade

Integrated Development Flow for both M3 Core and FPGA Programming

  • Both the Cortex M3 IDE and GOWIN FPGA programming toolchain are integrated as one 

Fixed MIPI D-PHY I/O

  • I/O’s are fixed to accept GOWIN control logic IP for a fully compliant CSI/DSI solution

GW1NSR Version includes:

  • 32M-bits of embedded pSRAM memory
  • 8-bit wide, 332Mbps data rates (166 MHz clock)

Real-Time Operating Systems Supported

  • uCOSIII
  • FreeRTOS
GW1NSE(R)(Security)

GW1NSE Secure FPGA Table

Parameter GW1NS-4C
LUT4 4,608
FF 3,456
B-SRAM bits 180K
B-SRAM quantity 10
18 x 18 Multiplier 16
S-SRAM bits
User Flash bits 256K
PLLs 2
OSC 1,+/-5% accuracy 
Hard Core Processor Cortex-M3
I/O Banks 3
Max. User I/O 106
Core Voltage 1.2V

Package Options, Availible User I/O, (and LVDS Pairs):

Package Pitch(mm) Size(mm) GW1NSE-4C GW1NSER-4C Identifier
QN48 0.4 6 x 6  
LQ144 0.5 20 x 20  
QN48P 0.4 6 x 6 38(4) P
QN48G 0.4 6 x 6 38(4) G

Package Identifier Definition Table

Feature identifier table denotes additional device capabilities outside of the traditional FPGA options

P PSRAM
G Alternative Pinout

GW1NSE SecureFPGA products provide a Root of Trust based on SRAM PUF technology. Each device is factory provisioned with a unique key pair that is never exposed outside of the device.  This widely applicable feature can be used for a variety of consumer and industrial IoT, edge and server management applications.

GW1NRF(Bluetooth LE)

GW1NRF Series Table

Device GW1NRF-LV4B
LUT4 4,606
Flip-Flop (FF) 3,456
Shadow SRAM SSRAM (bits) 0
Block SRAM BSRAM (bits) 180K
Number of BSRAM 10
User Flash (bits) 256K
18 x 18 Multiplier 16
PLLs 2
I/O Bank Number 4
Max. User I/O 25
FPGA Core Voltage (LV) 1.2V
FPGA Core Voltage (UV) 1.8V/2.5V/3.3V
Bluetooth 5.0 LE RF Yes
32-bit ARC Processor Yes
Processor ROM (Bytes) 136K
Processor OTP (Bytes) 128K
Processor IRAM/DRAM (Bytes) 48K/28K
Security Core Yes
Power Management Unit Yes 
DCDC Step Up/Down Regulator Yes

Package Options, Availible User I/O, (and LVDS Pairs):

Package Pitch (mm) Size (mm) GW1NRF-LV4B
QN48 0.4 6 x 6 25(4)

The GW1NRF Bluetooth FPGA product features FPGA fabric, a power optimized 32-bit microprocessor, a power management unit capable of power as low as 5nA and a Bluetooth 5.0 Low Energy radio.  This extends the capabilities of Bluetooth devices by adding the flexible IO and heterogenous computing capabilities of the FPGA.

The GW1NRF BLE Module contains the GW1NRF-4 µSoC FPGA, radio antenna and appropriate passives.

Features

  • Integrated Bluetooth 5.0 Low Energy Radio
  • 4k LUT FPGA
  • 32-bit Power Optimized ARC Processor 

– 136kB ROM

– 128kB OTP for power efficiency

– 48kB IRAM and 28kB DRAM

  • Power Management Unit

–    5nA Chip Disable1 

–  < 1uA Sleep and Deep Disable1

–  < 5mA Processor + FPGA Active

  • Built-in DCDC Step Up/Down Regulator for Battery Operation
  • Hardened Security

– TRNG

– AES-128 Encryption Engine

  • ECC-P256 Key Generator
  • Module – International RF certifications available

Note!

  • [1]Does not include any leakage from external regulators when placed in standby
GW1NZ(Ultra Low Power)

GW1NZ Series Table

Device GW1NZ-1
LUT4 1,152
Register 864
Shadow SRAM (bits) 4K
Block SRAM (bits) 72K
PLLs 1
User Flash (bits) 64K
Max. I/O 48
Core Voltage (LV) 1.2V
Core Voltage (ZV) 0.9V

Package Options, Availible User I/O, (and LVDS Pairs):

Package Pitch (mm) Size (mm) GW1NZ-1 Identifier
QFN32 0.4 4 x 4 25  
QFN32F 0.4 4 x 4 25 F
CS16 0.4 1.8 x 1.8 11  
QFN48 0.4 6 x 6 40  

Package Identifier Definition Table

Feature identifier table denotes additional device capabilities outside of the traditional FPGA options

F MSPI Programming

Note!

  • In this manual, abbreviations are employed to refer to the package types.
  • JTAGSEL_N and JTAG pins cannot be used as I/O simultaneously. The Max. I/O noted in this table is referred to when the four JTAG pins (TCK, TDI, TDO, and TMS) are used as I/O. When mode [2:0] = 001, JTAGSEL_N and the four JTAG pins (TCK, TDI, TDO, and TMS) can be used as GPIO simultaneously, and the Max. user I/O is increased by one.
GW1N-A(Automotive)

Product Resources

Device GW1NZ-1 GW1N-2 GW1N-4
LUT4 1,152 2,304 4,604
Flip-Flop (FF) 864 2,304 3,456
Shadow SRAM Capacity (bits) 4K 0 0
Block SRAM Capacity (bits) 72K 72K 180K
Number of BSRAM 4 10
User Flash (bits) 64K 96K 256K
18 x 18 Multiplier 0 16
PLLs 1 1 2
Total Number of I/O banks 7 4
Max. I/O 48 126 218
Core Voltage (LV) 1.2V 1.2V 1.2V
Core Voltage (UV)
Core Voltage (ZV)

Package Options, Availible User I/O, (and LVDS Pairs):

Package Pitch(mm) Size(mm) GW1NZ-1 GW1N-2 GW1N-4 Identifier
QN88 0.4 10 x 10 70(11)  
QN88 0.4 10 x 10 58(17) H
QN48 0.4 6 x 6 39  

Note!

  • JTAGSEL_N and JTAG pins cannot be used as I/O simultaneously. The Max. I/O noted in this table is referred to when the four JTAG pins (TCK, TDI, TDO, and TMS) are used as I/O. When mode [2:0] = 001, JTAGSEL_N and the four JTAG pins (TCK, TDI, TDO, and TMS) can be used as GPIO simultaneously, and the Max. user I/O is increased by one. See UG103GW1N series of FPGA Products Package and Pinout for further

Package Identifier Definition Table

Feature identifier table denotes additional device capabilities outside of the traditional FPGA options

H 10Gbps MIPI D-PHY Hard Core (2.5Gbps/lane x4 data lanes+ Clock lane)

GOWIN セミコンダクターは、2018 年初頭から自動車グレードの FPGA を製造しています。完全に認定された AEC-Q100 レベル 2 不揮発性フラッシュベースおよび SRAM FPGA デバイスを提供し、MIPI-DPHY や LVDS などの幅広いインターフェイス規格をサポートしています。

GW1NRSR(ARM+RAM)

GW1NSR Series Table

Parameter GW1NSR-4 GW1NSR-4C
LUT4 4,608 4,608
FF 3,456 3,456
B-SRAM bits 180K 180K
B-SRAM quantity 10 10
18 x 18 Multiplier 16 16
User Flash bits 256K 256K
HyperRAM(bits) 64M
PSRAM(bits)
64M  64M
NOR FLASH(bits) 32M
PLLs  2 2
OSC 1,+/- 5% accuracy 1,+/- 5% accuracy
Hard Core Processor Cortex-M3
I/O Banks 4 4
Max. User I/O 106 106
Core Voltage 1.2V 1.2V

Package Options, Availible User I/O, (and LVDS Pairs):

Package Pitch (mm) Size (mm) GW1NSR-4 GW1NSR-4C Identifier
QN48P 0.4 6 x 6   39(4) P
QN48G 0.4 6 x 6   39(4) G
MG64P 0.5 4.2 x 4.2  55(8) 55(8) P

Package Identifier Defination Table

機能識別子テーブルは、従来の FPGA オプション以外の追加のデバイス機能を示します。

P PSRAM
G Alternative Pinout

FPGA 製品の GW1NSR シリーズは、LittleBee® ファミリの第 1 世代製品であり、SIP チップの 1 つの形式を表しています。GW1NS シリーズと GW1NSR シリーズの主な違いは、GW1NSR シリーズが豊富な PSRAM を統合していることです。

Arora:SRAMベースのFPGA

GOWINのArora製品ファミリーは、「クラス最高」のパフォーマンス/コスト比を提供するため、コンピューティングを多用するコンシューマ、インダストリアル、オートモーティブ、およびテスト機器のアプリケーションに最適です。
これらの中密度SRAMベースのFPGAは、リアルタイムSoC、コプロセッシング、および信号処理の開発のために最適化されたLUT、DSP、BSRAM、シリアル化されたI/Oを提供します。
Aroraファミリーには、組み込みPSRAM、DDR、Flashなど、従来のFPGA製品と比較して機能と使用法を拡張する複数の革新的なサブ機能付き製品ラインがあります。

特徴
  • スモールフォームファクター
    • 8x8mm2と小さい
  • 高 IO カウント
    • 最大 607 ユーザー IO
  • シリアル化されたインターフェイスのサポート
    • MIPI CSI-2、MIPI DSI、LVDS、HDMI
    • USB 2.0、PCI、イーサネット
    • DDR3、HyperRAM、PSRAM
  • 豊富なパイプライン コンピューティング リソース
    • より高い DSP レシオ
    • より高い RAM 比率
  • 柔軟なプログラミング インターフェイス
    • JTAG、MSPI、SSPI、I2C、CPU
    • マルチブート
  • 組み込みセキュリティ
    • ビットストリーム暗号化
    • デバイスのロック
  • 拡張機能
    • 統合された PSRAM と DDR3
    • 内蔵フラッシュ
    • AEC-100Q 車載認定済み
GW2A(Traditional FPGA)

GW2A Series Table

Device GW2A-18 GW2A-55
LUT4 20,736 54,720
Flip-Flop (FF) 15,552 41,040
Shadow SRAM SSRAM(bits) 41,472 109,440
Block SRAM BSRAM(bits) 828K 2,520K
Number of BSRAM 46 140
18 x 18 Multiplier 48 40
PLLs 4 6
I/O Bank Number 8 8
Max. User I/O on die 384 608
Core voltage 1.0V 1.0V

Package Options, Available User I/O, (and LVDS Pairs):

Package Pitch (mm) Size(mm) E-pad size (mm) GW2A-18 GW2A-55 Identifier
QN88 0.4 10 x 10 6.74 x 6.74 66(22)  
LQ144 0.5 20 x 20 –  119(34)  
EQ144  0.5 20 x 20 9.74 x 9.74  119(34)  
MG196 0.5 8 x 8 –  114(39) –   
PG256 1.0 17 x 17 –  207(73)  
PG256S 1.0 17 x 17 –  192(72) –  S
PG256SF 1.0 17 x 17 –  192(71) –  SF
PG256C 1.0 17 x 17 –  190(64) –  C
PG256CF 1.0 17 x 17 –  190(65) –  CF
PG256E 1.0 17 x 17 162(29) E
PG484 1.0 23 x 23 –  319(78) 319(76)  
PG1156 1.0 35 x 35 –  607(97)  
UG324 0.8 15 x 15 –  239(90) 240(86)  
UG324F 0.8 15 x 15 240(86) F
UG324D 0.8 15 x 15 240(71)             D
UG484 0.8 19 x 19 379(94)  
UG484S 0.8 19 x 19 344(91)  
UG676 0.8 21 x 21 525(97)  

Package Identifier Definition Table

Feature identifier table denotes additional device capabilities outside of the traditional FPGA options

F Complementary device with the same pinout as S identifier; used as a secondary device for use cases requiring daisy chain SPI programming
D UG324D offers an alternative pinout supporting two DDR3 interfaces instead of one DDR3 interface on UG324. Using all A side IOs in the IO pair and DDR3 utilizes an 8:1 gear ratio. Allowing it to run up to 800Mb/s across all temperatures and voltages compared to other IOs using both A and B at a 4:1 ratio.

GW2AN(Integrated Flash)

GW2AN Family Table

Device GW2AN-9X GW2AN-18X GW2AN-55
LUT4 10368 20,736 54,720
Flip-Flop (FF) 10368 15,552 41,040
SSRAM(bits) 41472 41,472 109,440
BSRAM(bits) 540K 540K 2,520K
BSRAM quantity 30 30 140
NOR Flash 16M bit 16M bit 32M
PLLs 2 2 6
Global Clock 8 8
High Speed Clock 8 8
LVDS (Mb/s) 1250 1250
MIPI (Mb/s) 1200 1200
Total number of I/O

banks

9 9 8
Max. I/O 384 384 608
Core voltage (LV) 1.0V 1.0V 1.0V
Core voltage (EV) 1.2V 1.2V
Core voltage (UV) 2.5V/3.3V 2.5V/3.3V

Package Options, Availible User I/O, (and LVDS Pairs):

Package Pitch (mm) Size(mm) GW2AN-9X GW2AN-18X GW2AN-55
Identifier
UG484 0.8 19 x 19 383(96) 383(96) X
UG400 0.8 17 x 17 335(95) 335(95) X
UG256 0.8 14 x 14 207(86) 207(86) X
PG256 1.0 17 x 17 207(86) 207(86) X
UG332 0.8 17 x 17 279(82) X
UG324 0.8 15 x 15 279(74) 279(74)  
UG676 0.8 21x 21 525(97)  

Note!

  • JTAGSEL_N and JTAG pins cannot be used as I/O simultaneously. The Max. I/O noted in this table is referred to when the four JTAG pins (TCK, TDI, TDO, and TMS) are used as I/O. For further detailed information, pelase refer toUG973, GW2AN series of FPGA Products Package and Pinout .
GW2AR(Integrated RAM)

GW2AR Family Table

Device GW2AR-18
LUT4 20,736
Flip-Flop (FF) 15,552
Shadow SRAM S-SRAM(bits) 41,472
Block SRAM B-SRAM(bits) 828K
Number of B-SRAM  46
PSRAM (bits) 64M
SDR/DDR SDRAM (bits) 64M / 128M
18 x 18 Multiplier 48
PLLs 4
I/O Bank Number 8
Max. User I/O 384
Core voltage 1.0V

Package Options, Availible User I/O, (and LVDS Pairs):

Package Pitch (mm) Size(mm) E-PAD Size (mm) GW2AR-18 Identifier
LQ144 0.5 20 x 20 120(35)  
EQ144 0.5 20 x 20 9.74 x 9.74 120(35)  
EQ144P 0.5 20 x 20 9.74 x 9.74 120(35) P
EQ144PF 0.5 20 x 20 9.74 x 9.74 120(35) PF
QN88 0.4 10 x 10 6.74 x 6.74 66(22)  
QN88P 0.4 10 x 10 6.74 x 6.74 66(22) P
QN88PF 0.4 10 x 10 6.74 x 6.74 66(22) PF
LQ176 0.4 20 x 20  140(45)  
EQ176 0.4 20 x 20 6 x 6 140(45)  
PG256S 1.0 17 x 17 192(62) S

Package Identifier Definition Table

Feature identifier table denotes additional device capabilities outside of the traditional FPGA options

P PSRAM
PF PSRAM, MSPI Programming
GW2ANR(Flash+RAM)

GW2ANR Family Table

Device GW2ANR-18
LUT4 20,736
Flip-Flop (FF) 15,552
Shadow SRAM S-SRAM(bits) 41,472
Block SRAM B-SRAM(bits) 828K
Number of B-SRAM 46
NOR FLASH (bits) 32M
SDR SDRAM (bits) 64M
18 x 18 Multiplier 48
PLLs 4
I/O Bank Number 8
Max. User I/O on die 384
Core voltage 1.0V

Package Options, Availible User I/O, (and LVDS Pairs):

Package Device Memory Bit Width Capacity
PLL
QN88 GW2ANR-18 SDR SDRAM 32 bits 64M bits PLLL1/PLLR1
NOR FLASH 1 bit 32M bits

GW2ANR-18

Package Pitch(mm) Size(mm) E-PAD Size(mm) GW2AR-18
QN88 0.4 10 x 10 6.74 x 6.74 66(22)
GW2A-A(Automotive)

GW2A-A Family Table

Parameter GW2A-LV18 A6
LUT4 20,736
Flip-Flop(FF) 15,552
Block SRAM (bits) 828K
User Flash(bits)
18 x 18 Multiplier 48
PLLs 4
I/O banks 8
Core Voltage (LV) 1.0V
Packages QFN88 BG256
# User IO 66(22) 207(73)

GOWIN Semiconductor has been manufacturing automotive grade FPGA since early 2018. Providing fully certified AEC-Q100 Level-2 non-volatile Flash-based and SRAM FPGA devices that support a wide range of interface standards including MIPI-DPHY and LVDS. 

GOWIN AEC-Q100 automotive qualified devices are ideally suited for interfacing and bridging camera sensors and displays for ADAS, 360o surround view, infotainment systems and LCD dashboard applications as well as system control, monitoring and management applications.

Over 10 complete solutions have been developed, many of which have passed vehicle   installation tests in a number of leading top automotive companies.


最適なFPGAの置き換えは、当社にご相談ください!

お電話でのお問合せは 06-6791-6600 まで

ピックアップ

  1. Winstar製品 3.9インチ 480×128 抵抗膜式タッチパネル IPS TFT LCD

  2. Winstar 製品 3.9インチ 480×128 HDMI 信号 バータイプ TFT液晶

  3. Winstar製品 1.28 インチ 円形 IPS TFT LCD 240×240

おすすめ記事

ページ上部へ戻る